미래지향적person1

Digital Logic Design Midterm Exam / 디지털 논리 설계 중간고사

1. 디지털 논리회로는 1 값 (또는 Positive Logic, TRUE)을 만들기 위해 전압 (①) V 를 이용한다.

2. 1 Gigabyte는 (②) Kilobytes 이다.

3. (③) 코드는 인접코드 간 한 개의 비트만이 변하는 un-weighted code이므로, 사칙연산에는 부적하고 인접한 입출력 장치, 아날로그-디지털 변환 및 기타 주변장치용 코드로 자주 사용되는 코드이다.

4. (④) 코드는 ASCII 코드의 한계를 극복하기 위해서 개발된 인터넷 시대의 표준문자 인코딩 체계라 할 수 있으며, UTF-32, UTF-16, UTF-8 등이 존재한다.

5. 한글조합형 코드는 한 글자를 초성, 중성, 종성을 분리하여 여기에 각각 (⑤) 비트씩 할당하여 표현한다.

6. 디지털 논리회로는 크게 combinational circuit과 (⑥) 회로로 나뉜다.

7. (⑦)는 2^n (2 to the power of n) 개의 입력단자 중에서 활성화된 하나의 입력신호가 있을 때, 이에 상응하는 n비트의 binary data를 생성하는 논리회로이다.

8. (⑧)는 입력단자에 주어지는 n비트의 binary data를 최대 2^n (2 to the power of n)개의 상이한 데이터로 변환하는 논리회로로서, 출력 가능한 2^n (2 to the power of n)개 데이터 중에서 입력정보에 상응하는 하나의 출력을 생성한다.

9. (⑨) 는 n개의 데이터 입력 중에서 1개를 선택하여 이를 출력단자로 전달하는 논리회로로서, 일반적으로 n=2^n일 때, 선택입력의 수는 m이 된다.

10. 8x3 인코더는 3개의 (⑩) gate를 필요로 한다.

University 'Logic Design' Midterm Exam

대학교 '논리 설계(Logic Design)' 중간고사

1. (5 pts) K-map 방법을 사용해서 다음의 Boolean 함수에 대한 모든 minimum sum-of-products(SOP) 형태의 함수들을 구하시오 (구하는 과정을 보여야 함). 

F(A, B, C, D) = Σ m(7, 12, 14, 15) + Σ d(1, 3, 5, 8, 10, 11, 13)

2. (5 pts) Quine-McClusky 방법을 사용해서 다음의 Boolean 함수에 대한 모든 minimum sum-of-products(SOP) 형태의 함수들을 구하시오.

F(A, B, C, D) = Σ m(1, 3, 4, 5, 6, 7, 10, 12, 13) + Σ d(2, 9, 15)

3, F = zyz + x'y + y'z 로 주어진 Boolean 함수에 대해 아래에 답하시오. 

3.1 (4 pts) Theorem 1(consensus term을 계속 만들어 확장하는 것)을 이용하여 F의 complete sum을 구하시오

3.2 (4 pts) Theorem 2(Shanon expansion을 적용하는 것)을 이용하여 F의 complete sum을 구하시오.

4. (5 pts) F(a, b, c) =abc' + b' 이 주어졌을 때 F를 minimized product-of-sum(POS) 형태로 되는 함수를 하나 구하시오.

5. (3 pts) pulse-shaper circuit 혹은 이와 유사한 회로를 만들어 pulse 주기가 100 time units (1, 0, 1, 0 반복이 즉, 50 time units 동안 logic 1, 다음 50 time units 동안 logic 0)을 그려보시오. 여기서 사용할 수 있는 논리 게이트 type들은 NOT, NOR 이며 각 10 time units의 지연 시간을 가짐.

6. (3 pts) F = (A' + B' + C')(A' + B')(A' + C') 를 NAND와 NOT 게이트 만을 사용해서 회로를 그리시오.

7. (3 pts) F = Σ m(0, 4, 5, 6, 7, 9, 11, 13, 14) 를 static 1-hazard가 없는 minimized SOP 형태의 회로로 그리시오.

8. (2 pts) Two-level logic 이 Multi-level logic에 비해 좋은 점 한 가지와 나쁜 점 한 가지를 설명하시오.

9. (1 pt) Espresso 방법이 적절히 잘 사용되는 경우는 어떤 경우인지 설명하시오.

10. (5 pts) 강의 시간에 배운 Half Adder(HA) 모듈을 Verilog HDL로 기술해보시오.