Digital Logic Design Midterm Exam / 디지털 논리 설계 중간고사
1. 디지털 논리회로는 1 값 (또는 Positive Logic, TRUE)을 만들기 위해 전압 (①) V 를 이용한다.
2. 1 Gigabyte는 (②) Kilobytes 이다.
3. (③) 코드는 인접코드 간 한 개의 비트만이 변하는 un-weighted code이므로, 사칙연산에는 부적하고 인접한 입출력 장치, 아날로그-디지털 변환 및 기타 주변장치용 코드로 자주 사용되는 코드이다.
4. (④) 코드는 ASCII 코드의 한계를 극복하기 위해서 개발된 인터넷 시대의 표준문자 인코딩 체계라 할 수 있으며, UTF-32, UTF-16, UTF-8 등이 존재한다.
5. 한글조합형 코드는 한 글자를 초성, 중성, 종성을 분리하여 여기에 각각 (⑤) 비트씩 할당하여 표현한다.
6. 디지털 논리회로는 크게 combinational circuit과 (⑥) 회로로 나뉜다.
7. (⑦)는 2^n (2 to the power of n) 개의 입력단자 중에서 활성화된 하나의 입력신호가 있을 때, 이에 상응하는 n비트의 binary data를 생성하는 논리회로이다.
8. (⑧)는 입력단자에 주어지는 n비트의 binary data를 최대 2^n (2 to the power of n)개의 상이한 데이터로 변환하는 논리회로로서, 출력 가능한 2^n (2 to the power of n)개 데이터 중에서 입력정보에 상응하는 하나의 출력을 생성한다.
9. (⑨) 는 n개의 데이터 입력 중에서 1개를 선택하여 이를 출력단자로 전달하는 논리회로로서, 일반적으로 n=2^n일 때, 선택입력의 수는 m이 된다.
10. 8x3 인코더는 3개의 (⑩) gate를 필요로 한다.
...더보기
[ANSWERS]
1: 5, 2: 2^20(2 to the power of 20) 3: Gray, 4: Uni, 5: 5, 6: Sequential circuit, 7: Encoder, 8: Decoder, 9: Multiplexer or MUX, 10: OR
'Study' 카테고리의 다른 글
| University 'Logic Design' Midterm Exam (0) | 2019.06.16 |
|---|---|
| 한동대 '상담이론과 실제' 기말고사 (0) | 2019.06.16 |
| Verilog Vivado tb_count_8bit.v Code (0) | 2019.05.26 |
| Verilog Vivado Stopwatch.v Code (0) | 2019.05.26 |
| Verilog Vivado mod_n.v Code (0) | 2019.05.26 |